

LojikMatik - Teknik Rapor


1. Mantıksal İfadeler

- Girdi: $(A \& B) \mid (!A \& C)$
- Sadeleşmiş: $(!A \& C) \mid (A \& B)$
- Canonical SOP: $(!A \& !B \& C) \mid (!A \& B \& C) \mid (A \& B \& !C) \mid (A \& B \& C)$
- Canonical POS: $(A \mid B \mid C) \& (A \mid !B \mid C) \& (!A \mid B \mid C) \& (!A \mid B \mid !C)$

2. Karnaugh Haritası (K-Map)

A \ BC	00	01	11	10
0	0	1	1	0
1	0	0	1	1

3. Sadeleştirilmiş Devre Şeması



4. Doğruluk Tablosu

A	B	C	F
---	---	---	---

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

5. Çözüm Adımları

ADIM 1: Analiz

Mintermler: $m = \{ 1, 3, 6, 7 \}$

ADIM 2: Binary Dönüşüm

1: 001
3: 011
6: 110
7: 111

ADIM 3: Asal Çıkarımlar (Prime Implicants)

--- Tur 1 ---

Birleşti: (001) ve (011) -> 0-1
Birleşti: (011) ve (111) -> -11
Birleşti: (110) ve (111) -> 11-

--- Tur 2 ---

Bu turda birleşme yok.

ADIM 4: Temel Asal Çıkarımlar (Essential PIs)

Zorunlu Terim Seçildi: 0-1 (Minterm 1 için)
Zorunlu Terim Seçildi: 11- (Minterm 6 için)

ADIM 5: Sonuç

Sadeleşmiş Denklem: $(\neg A \& C) \mid (A \& B)$

6. Verilog HDL Kodu

```
module logic_circuit(  
    input A, B, C,  
    output F  
);  
    assign F = (~A & C) | (A & B);  
endmodule
```